



Universidad Nacional de San Martín

Sistemas de Procesamiento de Datos


UNIDAD 4 = Computador

Tecnicatura en Programación Informática
Tecnicatura en Redes Informáticas

Profesor: Fabio Bruschetti


Ayudante: Pedro Iriso

2025 – 2C



Arquitectura de un computador


- **Arquitectura:** atributos **visibles** al programador que tiene impacto directo en la ejecución de un programa
 - Conjunto de registros internos (nuestro procesador de estudio)
 - 4 generales: AX, BX, CX, DX (operables de a un byte)
 - 4 segmentos: DS, CS, ES, SS
 - 3 punteros: SP, BP, IP (Contador de programa)
 - 2 índices: DI, SI
 - 1 banderas: F
 - Conjunto de instrucciones (set)
 - Transferencia de datos (14): movimiento de datos entre registros y/o memoria
 - Aritméticas (20): operaciones aritméticas de enteros
 - Manipulación de bits (10): operaciones lógicas
 - Cadenas (5): movimiento, búsqueda y comparación de cadenas de datos
 - Transferencia de programa (29): saltos, llamadas...
 - Control del procesador (11): detención, depuración, interrupciones



Arquitectura de un computador

■ Arquitectura

- Longitud de palabra
 - 16 bits
 - Bus de datos externo:
 - 16 bits en el 8086
 - 8 bits en el 8088
- Cantidad de bits utilizados para representar los datos
 - Enteros sin signo
 - 8 bits 0..255
 - 16 bits 0..65535
 - Enteros con signo
 - 8 bits -128..127
 - 16 bits -32768..32767
- Mecanismos de direccionamiento de memoria
 - Modos implícito, inmediato, directo, indirecto, indirecto de registro, relativo al puntero base, indexado a puntero base
- Acceso a dispositivos periféricos
 - 224 interrupciones
 - Mapeo de direcciones de dispositivos aislado de la memoria principal




Arquitectura de un computador

- Toda la familia x86 de Intel comparte la misma **arquitectura** básica
 - Esto asegura la compatibilidad de código
 - Al menos la de programas antiguos. De hecho podemos ejecutar el DOS, diseñado para el primer procesador de la familia (el 8086), en un computador basado en, por ejemplo, Pentium Dual Core.


Organización de un computador

- **Organización:** la implementación e interconexión de sus unidades funcionales o módulos
 - Señales de control, unidades de cálculo, etc.



8086


La organización cambia entre diferentes versiones de una misma familia




Itanium

Estructura de un computador


- Se refiere a los módulos o componentes generales de un computador
- Estructura de un computador
 - Unidad central de proceso (CPU o UCP)
 - Memoria Principal
 - Entrada / Salida
 - Sistema de interconexión




Estructura de la Unidad Central de Proceso




Estructura de la Unidad de Control



Estructura de un computador




Estructura de un IBM s/360




Estructura de la serie IBM S/360.

Estructura de un PowerPC G5





Estructura de un ARM Cortex A15



Estructura vs. Función


- La función es la operación que realizan cada uno de los componentes como parte de una estructura organizada
- Funciones principales de un computador





Clasificación de Arquitecturas

- Genéricamente, todos los computadores tendrá una estructura similar a la mencionada (CPU, Memoria, E/S, sistema de interconexión) en una cantidad adecuada a la capacidad de procesamiento requerida



Clasificación de Flynn

- Forma de mostrar la interconexión de los componentes y sus cantidades
- Flujos de Control y de Datos
 - Son los parámetros básicos para la clasificación
- Clasificación
 - SISD (**S**ingle **I**nstruction **S**ingle **D**ata)
[Paradigma Von Newman o Harvard]
 - SIMD (**S**ingle **I**nstruction **M**ultiple **D**ata)
 - MISD (**M**ultiple **I**nstruction **S**ingle **D**ata)
 - MIMD (**M**ultiple **I**nstruction **M**ultiple **D**ata)
[Paradigma Paralelo]

Paradigmas




- Flujo de Control

- Von Neumann

- Harvard


- Flujo de Datos

- Dinámica



Taxonomía de Flynn - SISD


- **Single Instruction, Single Data**
 - Un único procesador que ejecuta una única instrucción sobre un único conjunto de datos almacenado en una única memoria



Von Neumann - Harvard

Taxonomía de Flynn - SIMD


- **Single Instruction, Multiple Data**
 - Una única instrucción controlará la ejecución simultánea de un conjunto de datos diferente en cada unidad de ejecución



Procesadores vectoriales y GPU's

Taxonomía de Flynn - MISD


- **Multiple Instruction, Single Data**
 - Se ejecutan un conjunto diferente de instrucciones en distintas con un mismo conjunto de datos



Taxonomía de Flynn - MIMD

- **Multiple Instruction, Multiple Data**


- Se ejecutan un conjunto diferente de instrucciones en con distintos conjuntos de datos



Procesadores actuales – Multiprocesamiento simétrico


Arquitectura Von Neumann

- En un único espacio de memoria se alojan tanto las instrucciones de un programa como sus datos
- La conexión entre la Unidad Central de Proceso y el resto del ordenador se hace mediante un bus compuesto por 3 grupos de señales (o buses también)




Arquitectura Von Neumann

- Longitud de palabra = 40 bits, dos instrucciones de 20 bits



- Memoria de 1000 palabras
- Ejecución de instrucciones de a una por vez
- Registros temporales para la ejecución
 - MBR (Memory Buffer Register) = Datos a guardar en MP o E/S
 - MAR (Memory Address Register) = Dirección donde guardar los datos
 - IR (Instruction Register) = Código de operación a ejecutar
 - PC (Program Counter) = Dirección de memoria de la próxima instrucción a ejecutar
 - AC (Accumulator) = Guarda el resultado de una operación






Arquitectura Von Neumann

- Cada ciclo de instrucción poseía dos sub-ciclos en donde se ejecutaban cada una de las 2 instrucciones contenidas en los 40 bits
- Poseía 21 instrucciones
 - Transferencia de datos
 - Saltos incondicionales
 - Saltos condicionales
 - Operaciones aritméticas
 - Modificadores de direccionamiento
- Cada instrucción se ejecutaba a través de micro-tareas
 - Multiplicar → 39 micro-tareas

Arquitectura Harvard

- Posee dos espacios de memoria físicamente separados:
 - Para los datos
 - Para las instrucciones
- En paralelo accede a ambos espacios aumentando la tasa de transferencia de datos, posee dos buses diferentes que pueden trabajar en simultáneo
- Utilizada en microcontroladores, procesadores de señales digitales (DSP) y también en microprocesadores como los Alpha, Sun SPARC, HP-PA, MIPS, PowerPC, ARM, entre otros






Arquitectura Harvard mejorada

- Esta arquitectura combina:
 - **Von Neumann** hacia el exterior de la CPU interactuando con un solo espacio de memoria principal
 - **Harvard** internamente subdividiendo datos e instrucciones en dos espacios físicos separados que se alojarán en las denominadas memorias caché de nivel 1 (Data e Instructions)
- Combina ambos mundos pero... la ejecución de los programas se realiza en el motor **Harvard**


Arquitectura Harvard mejorada



Familias de computadores

- Microcontroladores

- Computadoras en un solo chip
 - CPU simple, reloj, puertos de comunicación, memoria, etc.



- Microcomputadores

- Se la puede definir de forma precisa (RAM, discos, CPUs, buses, periféricos)
- Un solo chip de CPU (mono o multi-core)



Familias de computadores

■ Minicomputadores

- Mayor costo
- Más voluminosas
- Longitud de palabra más grande
- Conjunto de instrucciones más valioso
- Más CPUs → Más potencia de procesamiento
- Utilizada tanto para los negocios como para el campo científico
- Primeros sistemas multiusuarios



Familias de computadores

■ Mainframes


- Mayor capacidad de procesamiento que los “Minis” → MIPS (**M**illions of **I**nstructions **P**er **S**econd)
- Sensiblemente más costosas
- Ocupan grandes espacios
- Uso
 - Grandes bases de datos
 - Procesos intensivos de uso de CPU




Familias de computadores

■ Supercomputadores

- Costosísimos
- Se los utiliza para resolver problemas matemáticos de alta complejidad:
 - Aerodinámica, sismología, meteorología, física atómica, simulaciones, etc.
- Enormes cantidades de operaciones de Punto Flotante → MFLOPS (**M**illions of **F**loating **O**perations **P**er **S**econd)
- Mayoritariamente utilizada por organismos gubernamentales






Familias de computadores

	<u>Micro</u>	<u>Mini</u>	<u>Mainframe</u>	<u>Super</u>
CPUs	1	5 - 11	61	1300
Ciclo de máquina	1	1,6 - 2,2	6,6	16,6
Acceso a memoria	1	6 - 62,5	32	16
Transferencias a disco	1	2,4	3,6	7,7
Operaciones IO	1	4	8	10,1
Costo	1	75 - 440	3100	5000


Estructura de una PC






Estructura de una Placa Madre



Estructura de una Placa Madre




Estructura de una Placa Madre




1. Mouse (PS/2)
2. Teclado (PS/2)
3. Monitor (VGA)
4. Monitor (DVI)
5. Monitor (HDMI)
6. Audio digital por FF.OO. (S/PDIF)
7. USB 2.0
8. Ethernet (RJ-45)
9. USB 3.0
10. Salida audio analógico 7.1 (lateral, trasero, subwoofer)
11. Entrada micrófono analógico mono (miniplug)
12. Salida audio analógica estéreo (miniplug)
13. Entrada audio de línea (miniplug)
14. PCI Express (x16)
15. Pila para memoria CMOS (CR 2032)
16. PCI Express antiguo
17. PCI Express (x1)
18. PCI Express antiguo


Estructura de una Placa Madre



- 19. USB en el gabinete
- 20. Altavoz (parlante) en el gabinete
- 21. Led del gabinete y pulsadores ON/OFF - Reset
- 22. Conector SATA (HDD, SSD, DVD, CD)
- 23. Zócalos para memoria RAM DDR
- 24. Tensiones (voltajes) de alimentación de la placa



Unidad Central de Proceso



Memoria principal



DDR



DDR2





DDR3



DDR4



DDR5



Últimos avances en super-computadoras

1) El Capitán



- Funcionando operativamente desde noviembre 2024.
- Sistema HPE Cray EX255a con 1,742 ExaFlops/s en el benchmark HPL (High-Performance LINPACK - FP64) y 17,41 Petaflops/s en el HPCG ("High-Performance Conjugate Gradients"), número 1 en ambas clasificaciones.
- Cuenta con 11.039.616 núcleos y se basa en procesadores AMD EPYC de 4º generación con 24 núcleos a 1,8 GHz y aceleradores AMD Instinct MI300A. Utiliza la interconexión HPE Slingshot ("High Performance Ethernet") para la transferencia de datos.
- El Sistema Operativo es el TOSS ("Tri-Lab Operating System Stack") una distribución Linux basada en Red Hat. Proporciona un entorno común para ejecutar trabajos MPI a gran escala (Message Passing Interface).
- Usa bibliotecas de librerías matemáticas AMD rocBLAS 6.0.2 e Intel MKL 2016. Implementa BLAS aceleradas en GPU AMD ("Basic Linear Algebra Subprograms") aprovechando su masivo paralelismo y unidades de matriz MFMA para alcanzar muchos más FLOPS. MFMA ("Matrix Fused Multiply-Add") son instrucciones de la GPU que realizan $C += A \cdot B$ en una sola operación, usando los "matrix cores" de las GPUs CDNA ("Compute DNA") o arquitectura de GPU para centros de datos de AMD




Lista en → <https://www.top500.org/lists/top500/2025/06/>

Últimos avances en super-computadoras

2) Frontier



- Funcionando operativamente desde 2022.
- 9,472 AMD Epyc 7453s "Trento" 64 core 2 GHz CPUs (606,208 cores).
- "Trento" es una CPU EPYC de tercera generación optimizada que se basa en la micro arquitectura Zen 3
- 37,888 Radeon Instinct MI250X GPUs (8,335,360 cores).
- Basada en las supercomputadoras Cray EX y Summit, se encuentra en las instalaciones de Oak Ridge Leadership Computing Facility (OLCF).
- 1.102 exaFLOPS (exa = 10^{18})
- Cada nodo consta de una CPU, 4 GPU y 4 terabytes de memoria flash. Cada GPU tiene 128 GB de RAM.
- Utiliza un sistema de almacenamiento flash interno de 75 TB/s de lectura, 35 TB/s de escritura y 15 mil millones de IOPS (operaciones de E/S) junto con el sistema de archivos Orion de 700 PB para el S.O. Lustre (Linux para Clusters).
- Sistema Operativo: HPE Cray OS (Hewlett-Packard).
- Fuente:
[https://en.wikipedia.org/wiki/Frontier_\(supercomputer\)](https://en.wikipedia.org/wiki/Frontier_(supercomputer))




Lista en → <https://www.top500.org/lists/top500/2025/06/>

Últimos avances en super-computadoras

3) Aurora



- Anunciada 2015 y finalizada en 2021 por Intel Corporation.
- 4,742,808 Cores en procesadores Intel Xeon CPU Max 9470 52C 2.4GHz.
- 585.34 PetaFlop (Peta = 10^{15})
- Su S.O. es SUSE Linux Enterprise Server 15 SP4.
- Sus funciones incluyen la investigación sobre fusión nuclear, tecnologías bajas en carbono, partículas subatómicas, cáncer y cosmología.
- Posee 10 PetaBytes de memoria y 230 PetaBytes de almacenamiento.
- Consume tres veces más potencia que la super-computadora Frontier y un 50% más que la Summit (IBM).
- Fuente:
[https://en.wikipedia.org/wiki/Aurora_\(supercomputer\)](https://en.wikipedia.org/wiki/Aurora_(supercomputer))



Peta = 10^{15}

Lista en → <https://www.top500.org/lists/top500/2025/06/>